92001,0655

PCT WELTORGANISATION FOR GEISTIGES EIGENTUM
Internationales Büro
INTERNATIONALE ANMELDUNG VERÖFFENTLICHT NACH DEM VERTRAG ÜBER DIE INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES PATENTWESENS (PCT)

(51) Internationale Patentklassifikation 6:

G06K 19/077

(11) Internationale Veröffentlichungsnummer: WO 98/28709

(43) Internationales

Veröffentlichungsdatum:

2. Juli 1998 (02.07.98)

(21) Internationales Aktenzeichen:

PCT/DE97/02964

(22) Internationales Anmeldedatum:

18. Dezember 1997

(18.12.97)

A1

(30) Prioritätsdaten:

196 53 623.5

20. Dezember 1996 (20.12.96)

(71) Anmelder (für alle Bestimmungsstaaten ausser US): SIEMENS AKTIENGESELLSCHAFT [DE/DE]; Wittelsbacherplatz 2, D-80333 München (DE).

(72) Erfinder; und

(75) Erfinder/Anmelder (nur für US): STAMPKA, Peter [DE/DE]; Klardorfer Strasse 41A, D-92421 Schwandorf (DE). HUBER, Michael [DE/DE]; Peter-Rosegger-Strasse 17, D-93152 Nittendorf (DE). SCHRAUD, Gerhard [DE/DE]; Johann-Lipp-Strasse 62, D-86415 Mering (DE). STRIEGEL, Peter [DE/DE]; Himalajastrasse 58, D-81825 München (DE). MENSCH, Hans-Georg [DE/DE]; Hofenstetten 1, D-92431 Neunburg (DE).

(81) Bestimmungsstaaten: BR, CN, JP, KR, MX, RU, UA, US, europäisches Patent (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).

Veröffentlicht

Mit internationalem Recherchenbericht.

Vor Ablauf der für Änderungen der Ansprüche zugelassenen Frist. Veröffentlichung wird wiederholt falls Änderungen eintreffen.

(54) Title: NON-CONDUCTIVE SUBSTRATE FORMING A BAND OR PANEL, ON WHICH ARE FORMED A PLURALITY OF SUPPORT ELEMENTS


(54) Bezeichnung: NICHT-LEITENDES, EIN BAND ODER EINEN NUTZEN BILDENDES SUBSTRAT, AUF DEM EINE VIELZAHL VON TRÄGERELEMENTEN AUSGEBILDET IST

(57) Abstract

The invention relates to a non-conductive substrate (2) forming a band or panel on which are embodied a plurality of support elements, notably for incorporation into a chip card. One side of the substrate (2) has conductive contact surfaces (6) which lie within an outer contour line (4) that determines the size of one support element. The other side of the substrate (2) has conductive structures (9, 10, 11, 14, 15) which, within the outer contour line (4), form at least contact areas (11) for at least one coil to be contacted and at least one semi-conductor chip. Outside each outer contour line (4) the invention provides for recesses (13) in the substrate (2), through which the connections to the coil of the semi-conductor chip can be accessed for test purposes from the side of the contact surface as long as the support element remains in the band or panel.

(57) Zusammenfassung

Nicht-leitendes, ein Band oder einen Nutzen bildendes Substrat (2), auf dem eine Vielzahl von Trägerelementen, insbesondere zum Einbau in eine Chipkarte, ausgebildet ist, indem die eine Seite des Substrats (2) mit leitenden Kontaktflächen (6) versehen ist, die innerhalb einer die Größe eines Trägerelementes bestimmenden Außenkonturlinie (4) liegen, wobei die andere Seite des Substrats (2) mit Leiterstrukturen (9, 10, 11, 14, 15) versehen ist, die innerhalb der Außenkonturlinie (4) zumindest Kontaktfelder (11) für wenigstens eine zu kontaktierende Spule und wenigstens einen Halbleiterchip bilden und wobei außerhalb jeder Außenkonturlinie (4) Ausnehmungen (13) im Substrat (2) sind, durch die hindurch zu Testzwecken ein Zugriff auf Spulenanschlüsse des Halbleiterchips von der Kontaktflächenseite möglich ist, solange das Trägerelement noch im Band oder im Nutzen ist.



LEDIGLICH ZUR INFORMATION

Codes zur Identifizierung von PCT-Vertragsstaaten auf den Kopfbögen der Schriften, die internationale Anmeldungen gemäss dem PCT veröffentlichen.

AL AM AT AU AZ BA BB BE BF BG BJ BR CF CG CH CI CM CN CU CD DE DK EE	Albanien Armenien Österreich Australien Aserbaidschan Bosnien-Herzegowina Barbados Belgien Burkina Faso Bulgarien Benin Brasilien Belarus Kanada Zentralafrikanische Republik Kongo Schweiz Cöte d'Ivoire Kamerun China Kuba Tschechische Republik Deutschland Dänemark Estland	ES FI FR GA GB GE GH GN HU IE IL IS IT JP KE KG KP KR LC LI LK LR	Spanien Finnland Frankreich Gabun Vereinigtes Königreich Georgien Ghana Guinea Griechenland Ungarn Irland Israel Island Italien Japan Kenia Kirgisistan Demokratische Volksrepublik Korea Republik Korea Kasachstan St. Lucia Liechtenstein Sri Lanka Liberia	LS LT LU LV MC MD MG MK MI MN MR MV MX NE NL NO NZ PL PT RO RU SD SE SG	Lesotho Litauen Luxemburg Lettland Monaco Republik Moldau Madagaskar Die ehemalige jugoslawische Republik Mazedonien Mali Mongolei Mauretanien Malawi Mexiko Niger Niederlande Norwegen Neuseeland Polen Portugal Rumänien Russische Föderation Sudan Schweden Singapur	SI SK SN SZ TD TG TJ TM TR TT UA UG US VN YU ZW	Slowenien Slowakei Senegal Swasiland Tschad Togo Tadschikistan Turkmenistan Türkei Trinidad und Tobago Ukraine Uganda Vereinigte Staaten von Amerika Usbekistan Vietnam Jugoslawien Zimbabwe
--	---	--	---	---	---	--	--

WO 98/28709 PCT/DE97/02964

Beschreibung

Nicht-leitendes, ein Band oder einen Nutzen bildendes Substrat, auf dem eine Vielzahl von Trägerelementen ausgebildet ist

Ein Trägerelement, das aus einem solchen Substrat herausgetrennt ist, ist aus den Figuren 8 und 9 der EP 0 671 705 A2 bekannt. Das dortige Trägerelement ist zum Einbau in eine Chipkarte vorgesehen, die sowohl kontaktbehaftet über eine Anzahl von Kontaktflächen als auch kontaktlos über eine Antennenspule, beispielsweise über transformatorische Kopplung, betrieben werden kann.

15

20

2.5

10

Trägerelemente für Chipkarten dienen der mechanischen Halterung des Halbleiterchips und weisen außerdem die zur Kontaktierung des Chips nötigen Kontaktflächen auf. Sie werden sowohl in rein kontaktbehafteten Chipkarten eingesetzt, so daß ein Zugriff auf den Halbleiterchip nur über die Kontaktfläche möglich ist, als auch in sogenannten Kombikarten, bei denen zusätzlich ein kontaktloser Zugriff mittels Leiterschleifen in der Karte und/oder auf dem Trägerelement oder dem Chip möglich ist. Die Leiterschleifen werden zu diesem Zweck mit Spulenanschlüssen des Halbleiterchips verbunden.

Diese Trägerelemente werden üblicherweise nicht einzeln, sondern auf einem langen Band oder einem großflächigen Nutzen aus einem nicht-leitenden Material in großen Stückzahlen hergestellt. Dieses - im folgenden als Substrat bezeichnete - Band oder der Nutzen werden zunächst durch beispielsweise Stanzen von Ausnehmungen strukturiert und dann einseitig mit einer Kupferfolie kaschiert, die anschließend beispielsweise durch Ätzen strukturiert wird, so daß die Kontaktflächen für die einzelnen Trägerelemente gebildet werden. Alle leitenden Strukturen sind zunächst noch durch schmale Leitungen elek-

10

15

20

35

trisch leitend miteinander verbunden, um eine galvanische Oberflächenveredelung durchführen zu können.

Die Halbleiterchips werden auf der den Kontaktflächen gegenüberliegenden Seite des Substrats befestigt und mittels Bonddrähte durch die Ausnehmungen elektrisch mit den Kontaktflächen verbunden. Vor einem Funktionstest der Halbleiterchips, der noch im Band oder Nutzen stattfindet, werden die schmalen Leitungen mittels Stanzen durchtrennt, so daß die Kontaktflächen elektrisch voneinander isoliert sind.

Beim Trägerelement der EP 0 671 705 A2 sind die Spulenanschlüsse des Halbleiterchips durch Ausnehmungen im Substrat hindurch mit Kontaktflächen auf der dem Chip gegenüberliegenden Seite des Substrats verbunden. Die Enden einer anzuschließenden Antennenspule werden ebenfalls mit diesen Kontaktflächen durch hierfür vorgesehene Ausnehmungen im Substrat hindurch mit zwei dieser Kontaktflächen verbunden. Die Kontaktflächen dienen also als Verbindungselemente zwischen Spule und Halbleiterchip. Dies hat aber den Nachteil, daß die Spulenanschlüsse des Halbleiterchips von der Kontaktflächenseite her zugänglich sind, auch nachdem die Trägerelemente vereinzelt sind.

Die Aufgabe vorliegender Erfindung ist es daher, ein Trägerelement, das auf einem Substrat hergestellt wird, anzugeben, bei dem die Spulenanschlüsse eines zu montierenden Halbleiterchips von der Kontaktflächenseite her zugänglich sind, solange das Trägerelement noch im Band oder Nutzen ist und nach der Vereinzelung diese Zugriffsmöglichkeit unterbunden ist.

Die Aufgabe wird gemäß Anspruch 1 durch Trägerelemente auf einem Band- oder Nutzen-förmigen, nicht-leitenden, metallkaschierten Substrat gelöst, bei denen auch die zweite Seite des Substrats mit Leiterstrukturen versehen ist, die innerhalb der Außenkonturlinie des Trägerelements zumindest Kontaktelemente für wenigstens eine zu kontaktierende Spule und

. 2

10

15

20

wenigstens einen Halbleiterchip bilden und bei denen außerhalb der Außenkonturlinie Ausnehmungen im Substrat sind, durch die hindurch zu Testzwecken ein Zugriff auf Spulenanschlüsse des Halbleiterchips von der Kontaktflächenseite her möglich ist, solange das Trägerelement noch im Band oder im Nutzen ist.

Hierdurch ist es möglich, den Halbleiterchip zu testen, solange das Trägerelement noch nicht aus dem Band oder dem Nutzen herausgetrennt ist. Die Ausnehmungen im Substrat erlauben einen Zugriff auf die Chipseite des Substrats von der Kontaktflächenseite her. Wenn das Trägerelement jedoch aus dem Band oder Nutzen getrennt ist, sind die Ausnehmungen nicht mehr Bestandteil des Trägerelements, da sie außerhalb dessen Außenkontur liegen. Somit ist beim vereinzelten Trägerelement kein Zugriff auf die Spulenanschlüsse des Halbleiterchips von der Kontaktflächenseite her mehr möglich. Wenn das Trägerelement in eine Karte eingebracht ist und somit ein Zugriff auf die Spulenanschlüsse nur noch kontaktlos über die angeschlossene Antenne möglich ist, kann von der Kontaktflächenseite her kein Abhören oder Stören bzw. kein elektrischer Zugriff oder eine Manipulation der kontaktlosen Datenübertragung erfolgen.

Um den Testzugriff auf die Spulenanschlüsse des Halbleiterchips möglichst einfach zu gestalten, können in vorteilhafter
Weise die Ausnehmungen mit leitenden Flächen abgedeckt sein,
die mit den Leiterstrukturen, mit denen der oder die Halbleiterchips und die Spule(n) verbunden werden, verbunden ist.

Die Testspitzen können dann in einfacher Weise durch die Ausnehmungen hindurch auf die Fläche gesetzt werden.

Eine weitere Ausbildung sieht vor, die Ausnehmungen auf der Kontaktflächenseite des Substrats mit einer leitenden Fläche abzudecken, die über Durchkontaktierungen durch die Ausnehmungen hindurch mit den Leiterstrukturen auf der Chipseite des Substrats verbunden sind. Die Durchkontaktierungen können

15

20

25

30

35

nen.

hierbei die Ausnehmungen ganz ausfüllen oder aber nur deren Wände bedecken.

Die Erfindung wird nachfolgend anhand eines Ausführungsbeispiels mit Hilfe von Figuren näher erläutert. Dabei zeigen:

- Figur 1 die Vorderansicht eines Ausschnittes aus einem Substratband und
- 10 Figur 2 die Rückansicht eines Ausschnittes aus einem Substratband.

Die Figur 1 zeigt einen Ausschnitt aus einem Band 1, auf dem vier Trägerelemente paarweise ausgebildet sind. Es ist allerdings möglich, eine größere Anzahl als zwei Trägerelemente nebeneinander auf dem Band anzuordnen. Das Band besteht aus einem nicht-leitenden Substrat 2, wobei als Material beispielsweise glasfaserverstärktes Epoxidharz genommen werden kann.

Das Substrat 2 weist Perforationen 3 entlang beider Ränder auf, die dem Weitertransport mittels in die Perforationen 3 eingreifender Mitnehmer, beispielsweise bei der Bestückung des Bandes mit Halbleiterchips oder dem Funktionstest, die-

Die Außenkontur eines Trägerelements ist durch eine strichlierte Linie 4 angedeutet. Die fertig bestückten Trägerelemente werden entlang dieser Linie 4 aus dem Band 1 gestanzt oder sonstwie herausgetrennt.

Das nicht-leitende Substrat 2 wurde mit einer Metallfolie, vorzugsweise einer Kupferfolie, kaschiert. Durch anschließendes Ätzen wurde die Metallfolie strukturiert, so daß Kontaktflächen 5 innerhalb der Trägerelementaußenkonturlinie 4 sowie weitere Kontaktflächen 6, die außerhalb der Außenkonturlinie 4 des Trägerelements liegen, entstanden. Die Kontaktflächen

WO 98/28709 PCT/DE97/02964

5, 6 sind über schmale Leitungen 7 mit um die Außenkonturlinien 4 herumlaufenden Leitungen 8 und somit alle miteinander verbunden. Dieser elektrische Kurzschluß ist nötig, da die Kontaktflächen 5, 6 galvanisch oberflächenveredelt werden.

Figur 2 zeigt die andere Seite des Substrats 2, auf der der (nicht dargestellte) Halbleiterchip montiert wird. Auch diese Seite ist mit durch Metallfolienkaschieren und Ätzen entstandenen Leiterstrukturen 9, 10, 11, 14, 15 versehen.

10

15

20

25

5

Das Substrat wurde zunächst auf einer Seite mit einer Metallfolie kaschiert und anschließend mit Ausnehmungen 12, 13, die beispielsweise durch Stanzen erzeugt werden, versehen. Zum nachfolgenden Ätzen der Leiterstrukturen 9, 10, 14, 15 müssen die Ausnehmungen 12 abgedeckt werden, so daß um die Ausnehmungen 12 herum Metallisierungen 11 verbleiben, die zur Kontaktierung der Spulenanschlüsse eines Halbleiterchips genutzt werden können. Die Metallisierungen 11 bilden jeweils geschlossene leitende Ringe um die Ausnehmungen 12 herum. Zur Vermeidung mögicherweise auftretender Wirbelstromverluste können aber auch Unterbrechungen vorgesehen werden.

Von den Ausnehmungen 12, 13 liegen erste Ausnehmungen 12 innerhalb der Außenkonturlinie 4 und dienen der elektrischen
Verbindung des Halbleiterchips mit den auf der anderen Seite
des Substrats 2 liegenden Kontaktflächen 5 mittels Bonddrähte. Zweite Ausnehmungen 13 sind als Durchkontaktierungen ausgeführt, die die weiteren Kontaktflächen 6 über Leitungen 14
mit Spulenanschlußkontaktflächen 10 verbinden.

30

35

Das Substrat 4 ist relativ flexibel. In einer Chipkarte würde ein darauf montierter Halbleiterchip erheblichen Biegebelastungen ausgesetzt sein. Größere Chips würden sogar brechen. Aus diesem Grund wird ein (nicht dargestellter) Verstärkungsrahmen auf der Chipseite des Trägerelements mit einem Isolierkleber aufgeklebt. Der Verstärkungsrahmen ist vorzugswei-

se aus Metall, er kann aber auch aus einem anderen Material sein.

Da die Trägerelemente üblicherweise in die Chipkarte eingeklebt werden, muß entlang des Randes der Trägerelemente Platz für den Kleber sein, so daß der Verstärkungsrahmen nur knapp außerhalb des Bereichs der Bondlöcher 12 verläuft. Da außerdem das Innere des Verstärkungsrahmens zum Schutz des oder der darin angeordneten Halbleiterchips und der Bonddrähte mit einer Vergußmasse aufgefüllt wird, müssen Kontaktflächen 10 10 zum Anschluß einer Antennenspule für den kontaktlosen Betrieb des Halbleiterchips außerhalb des Verstärkungsrahmens liegen. Andererseits müssen Leiterstrukturen 15 vorgesehen sein, die unter dem Rahmen in dessen Inneres zur Verbindung mit dem Halbleiterchip verlaufen. Da der Rahmen auf diesen Leiter-15 strukturen 15 instabil zum Liegen käme, ist eine der Form des Rahmens entsprechende Metallisierung 9 zumindest gleicher Dicke wie die Leiterstrukturen 15 unterhalb des Verstärkungsrahmens auf dem Substrat 2 angeordnet.

20

25

Da dieser Metallisierungsring 9 und auch innerhalb des Rahmens liegende Kontaktfelder 11, mit denen die Spulenanschlüsse des Halbleiterchips über Bonddrähte verbunden werden und die dann über die Leiterstrukturen 15 mit den Spulenanschlußkontaktflächen 10 verbunden sind, parasitäre Kapazitäten darstellen, wird ihre Fläche so klein als möglich gewählt, um die Kapazität so klein als möglich zu halten.

Der Metallisierungsring 9 unter dem Verstärkungsrahmen darf nicht geschlossen sein, da sonst die Spulenenden kurzgeschlossen würden. Dadurch bilden sich jedoch zusätzliche parasitäre Kapazität zwischen den offenen Enden des Metallisierungsrings 9 und der oder den Leitungen 15 aus. Um diese Kapazitäten so gering wie möglich zu halten, ist der Spalt in dem Metallisierungsring unter dem Rahmen einerseits so groß wie möglich zu gestalten, andererseits aber nur so groß, daß die Vergußmasse nicht unter dem Rahmen herauslaufen kann.

Die auf dem Band oder dem Nutzen fertig montierten und gebondeten Halbleiterchips werden noch vor dem Vereinzeln auf dem Band oder dem Nutzen getestet. Da jedoch alle Kontaktflächen 5, 6 elektrisch über die schmalen Leitungen 7 und 8 miteinander verbunden sind, müssen diese Leitungen zuerst durchtrennt werden. Dies erfolgt durch Stanzen von Löchern 16. Diese sind aus Gründen der Übersichtlichkeit in den Figuren 1 und 2 nur an einem Trägerelement dargestellt.

10

15

20

30

35

Der Halbleiterchip läßt sich nun über die Kontaktflächen 5 wie im normalen Betrieb in einer Chipkarte testen. Der kontaktlose Betrieb läßt sich in erfindungsgemäßer Weise von der Kontaktflächenseite her über die weiteren Kontaktflächen 6, die über die Durchkontaktierungen 13 und die Leitungen 14 mit den Spulenanschlußkontaktflächen 10 verbunden sind, testen.

Nach dem Vereinzeln der Trägerelemente sind die Leitungen 14 durchtrennt und die Durchkontaktierungen 13 und die weiteren Kontaktflächen 6 nicht Bestandteile eines Trägerelements, so daß ein Zugriff von der Kontaktseite des Trägerelements auf die Spulenanschlüsse des Halbleiterchips nicht mehr möglich ist. Außerdem ist dann bei einem in eine Chipkarte eingesetzten Trägerelement ein Zugriff auf die Spulenanschlüsse nur 25 noch über eine angeschlossene Antennenspule möglich.

Um die Spulenanschlüsse von der Kontaktseite her testen zu können, sind die weiteren Kontaktflächen 6 nicht unbedingt nötig. Es würde ausreichen, die Ausnehmungen mit leitendem Material zu füllen. Allerdings wäre dann die von Testspitzen zu kontaktierende Fläche deutlich kleiner.

Eine weitere Möglichkeit besteht darin, die Ausnehmungen 13 nicht als Durchkontaktierungen auszuführen, sondern sie statt dessen auf der Chipseite mit Kontaktflächen abzudecken. Die Testspitzen könnten dann durch die Ausnehmungen 13 hindurch mit diesen Kontaktflächen in Kontakt gebracht werden.

Allen Ausführungsvarianten ist jedoch gemeinsam, daß ein Zugriff auf die Spulenanschlüsse des Halbleiterchips von der Kontaktflächenseite her nur möglich ist, solange das Trägerelement noch nicht vereinzelt, sondern noch Bestandteil eines Bandes oder eines Nutzens ist.


20


25

30

Patentansprüche

- 1. Nicht-leitendes, ein Band oder einen Nutzen bildendes Substrat (2), auf dem eine Vielzahl von Trägerelementen, insbesondere zum Einbau in eine Chipkarte, ausgebildet ist, indem die eine Seite des Substrats (2) mit leitenden Kontaktflächen (6) versehen ist, die innerhalb einer die Größe eines Trägerelementes bestimmenden Außenkonturlinie (4) liegen, dadurch gekennzeichnet,
- daß die andere Seite des Substrats (2) mit Leiterstrukturen (9, 10, 11, 14, 15) versehen ist, die innerhalb der Außenkonturlinie (4) zumindest Kontaktfelder (11) für wenigstens eine zu kontaktierende Spule und wenigstens einen Halbleiterchip bilden und
- daß außerhalb jeder Außenkonturlinie (4) Ausnehmungen (13) im Substrat (2) sind, durch die hindurch zu Testzwecken ein Zugriff auf Spulenanschlüsse des Halbleiterchips von der Kontaktflächenseite möglich ist, solange das Trägerelement noch im Band oder im Nutzen ist.
 - 2. Substrat nach Anspruch 1, dadurch gekennzeichnet, daß die Ausnehmungen (13) als mit den Leiterstrukturen (10, 11, 14, 15) verbundene Durchkontaktierungen ausgebildet sind und jeweils mit einer relativ kleinen zusätzlichen, außerhalb der Außenkonturlinie (4) auf der Kontaktflächenseite angeordneten Kontaktfläche (6) in Verbindung sind.
 - 3. Substrat nach Anspruch 1, dadurch gekennzeichnet, daß auf der der Kontaktflächenseite gegenüberliegenden Seite die Ausnehmungen (13) durch jeweils eine leitende, mit den Leiterstrukturen (10, 11) verbundene Fläche abgedeckt sind.
 - 4. Substrat nach Anspruch 1, dadurch gekennzeichnet, daß die Ausnehmungen (13) als mit den Leiterstrukturen (10, 11, 14, 15) verbundene Durchkontaktierungen ausgebildet sind und jeweils mit einer der Kontaktflächen (5) innerhalb der Außenkonturlinie (4) in Verbindung sind.





INTERNATIONAL SEARCH REPORT

International Application No PCT/DE 97/02964

A. CLASSIFI	CATION OF SUBJECT MATTER GO6K19/077	
IFC O	900/13/0/1	
	International Patent Classification (IPC) or to both national classification and IPC	
B. FIELDS S	EARCHED umentation searched (classification system followed by classification symbols)	
IPC 6	G06K	
	*	
Documentation	on searched other than minimum documentation to the extent that such documents are included in the fields sea	arched
Electronic da	ita base consulted during the international search (name of data base and, where practical, search terms used	
		,
T	INTS CONSIDERED TO BE RELEVANT	Polyment to eleim No.
Category *	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
	EP 0 581 284 A (MITSUBISHI ELECTRIC CORP)	1-4
Α.	2 February 1994	
	see column 1. line 3 - column 2. line 18	
	see column 3, line 42 - column 4, line 48	
A .	PATENT ABSTRACTS OF JAPAN	1-4
Α .	vol. 018, no. 304 (M-1619), 10 June 1994	* 7
	& JP 06 064381 A (OKI ELECTRIC IND CO	
	LTD), 8 March 1994,	
	see abstract	
A .	EP 0 671 705 A (GEMPLUS CARD INT) 13	1-4
	September 1995	
	cited in the application	
	see the whole document	
Fur	ther documents are listed in the continuation of box C. Patent family members are liste	d in annex.
° Special c	ategories of cited documents: "T" later document published after the in	ternational filing date
"A" docum	nent defining the general state of the art which is not cited to understand the principle or	
	idered to be of particular relevance invention r document but published on or after the international "X" document of particular relevance; the	e claimed invention
filing	date cannot be considered novel or can involve an inventive step when the	not be considered to
which	h is cited to establish the publication date of another "Y" document of particular relevance; th on or other special reason (as specified) cannot be considered to involve an	e claimed invention
"O" docur	ment referring to an oral disclosure, use, exhibition or document is combined with one or	more other such docu-
"P" docum	ment published prior to the international filing date but	
	than the priority date claimed "&" document member of the same pate e actual completion of the international search Date of mailing of the international se	
Date of the	e actual completion of membernational search	
	28 April 1998 07/05/1998	
Name and	d mailing address of the ISA Authorized officer	
	European Patent Office, P.B. 5818 Patentlaan 2 NL - 2280 HV Rijswijk	•
· .	Tel. (+31-70) 340-2040, Tx. 31 651 epo nl. Goossens, A	

INTERNATIONAL SEARCH REPORT

Information on patent family members

International Application No PCT/DE 97/02964

Patent document cited in search report	Publication date	Patent family member(s)	Publication date
EP 0581284 A	02-02-94	JP 2672924 B JP 6048078 A DE 69314867 D DE 69314867 T	3 05-11-97 A 22-02-94
EP 0671705 A	13-09-95	FR 2716281 A JP 8052968 A US 5598032 A	27-02-96

INTERNATIONALER RECHERCHENBERICHT

Internationales Aktenzeichen
PCT/DE 97/02964

a. KLASSIFI IPK 6	zierung des anmeldungsgegenstandes G 06K19/077		` ·-
		•	
Nach der inte	rnationalen Patentkiassifikation (IPK) oder nach der nationalen Klassifika	ation und der IPK	
B. RECHER	CHIERTE GEBIETE		
Recherchierte	er Mindestprüfstoff (Klassifikationssystem und Klassifikationssymbole)		
IPK 6	G06K		
·			-11
Recherchiert	e aber nicht zum Mindestprüfstoffgehörende Veröffentlichungen, soweit	diese unter die recherchierten Gebiete i	alten
Während de	r internationalen Recherche konsultierte elektronische Datenbank (Name	der Datenbank und evtl. verwendete S	uchbegriffe)
		•	
C. ALS WE	SENTLICH ANGESEHENE UNTERLAGEN		
Kategorie*	Bezeichnung der Veröffentlichung, sowelt erforderlich unter Angabe de	er in Betracht kommenden Teile	Betr. Anspruch Nr.
		<u></u>	
Α .	EP 0 581 284 A (MITSUBISHI ELECTRIC	C CORP)	1-4
	2 Februar 1994	•	
	siehe Spalte 1, Zeile 3 - Spalte 2	, Zelle	
	18 siehe Spalte 3, Zeile 42 - Spalte	4. Zeile	
	48	•	
• •	777	*	1.4
A ***	PATENT ABSTRACTS OF JAPAN	i 100/	1-4
	vol. 018, no. 304 (M-1619), 10.Jun & JP 06 064381 A (OKI ELECTRIC IN	D CO	
	LTD), 8.März 1994,		
	siehe Zusammenfassung	•	
	CARD INC CARD INT)		1-4
A	EP 0 671 705 A (GEMPLUS CARD INT) 13.September 1995		
	in der Anmeldung erwähnt		
·	siehe das ganze Dokument		·
	·	•	
			ļ
W w	eitere Veröffentlichungen sind der Fortsetzung von Feld C zu tnehmen	X Siehe Anhang Patentiamilie	
° Besonde	ere Kategorien von angegebenen Veröffentlichungen :	T" Spätere Veröffentlichung, die nach de oder dem Prioritätsdatum veröffentlich	minternationalen Anmeldedatum
"A" Veröf	fentlichung, die den allgemeinen Stand der Technik definiert, r nicht als besonders bedeutsam anzusehen ist	Anmeldung nicht kollidiert, sondern r Erfindung zugründeliegenden Prinzi	ur zum Verständnis des der
"E" ältere	es Dokument, das jedoch erst am oder nach dem internationalen	Theorie angegeben ist	
" Vora	iontlichung, die gegionet ist, einen Prioritätsanspruch zweifelhaft er-	X" Veröffentlichung von besonderer Bed kann allein aufgrund dieser Veröffen erfinderischer Tätigkeit beruhend be	tlichung nicht als neu oder auf
sche	einen zu lassen, oder durch die das Verottentlichungsdatum einer eren im Recherchenhericht genannten Veröffentlichung belegt werden «	V" Veröffentlichung von besonderer Bed	leutung: die beanspruchte Erfindung
2012	oder die aus einem anderen besonderen Grund angegeben ist (wie geführt)	kann nicht als auf erfinderischer Täti werden, wenn die Veröffentlichung r	niteiner oder mehreren anderen
1 -:	iftentilichung, die sich auf eine mündliche Offenbarung, s Benutzung, eine Ausstellung oder andere Maßnahmen bezieht	in Verbindung gebracht wird und nn naheliegend ist	
"P" Verö den	s Berutzung, die vor dem Internationalen Anmeldedatum, aber nach ifentlichung, die vor dem Internationalen Anmeldedatum, aber nach n beanspruchten Prioritätsdatum veröffentlicht worden ist	& Veröffentlichung, die Mitglied derselt	
Datum de	es Abschlusses der internationalen Recherche	Absendedatum des internationalen	Recherchenberichts
	20 Annil 1009	07/05/1998	•
	28.April 1998		
Name ur	nd Postanschnitt der Internationalen Recherchenbehörde Europäisches Patentamt, P.B. 5818 Patentlaan 2	Bevollmächtigter Bediensteter	
	NL - 2280 HV Rijswijk Tel. (+31-70) 340-2040, Tx. 31 651 epo nl.	Coorcone	
· I	Fav: (+31-70) 340-2040, 1x: 01 051 0pc 1	Goossens, A	•